Requested document:

JP4326565 click here to view the pdf document

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP4326565

Publication date:

1992-11-16

Inventor(s):

WATANABE TAKESHI

Applicant(s):

NEC CORP

Requested Patent:

□ JP4326565

Application Number: JP19910096017 19910426

Priority Number(s):

IPC Classification:

H01L25/00; H01L27/04; H01L27/10

EC Classification:

Equivalents:

Abstract

PURPOSE:To prevent the malfunction by the power noise of the inner circuit of an LSI chip, and make small the area of a ceramic board on which to load the LSI chip.

CONSTITUTION: A chip capacitor 2 is connected between power wiring 12, which supplies the inner circuit of an LSI chip with power from outside, and earth wiring 13, which supplies it with grounding potential. The connection of the chip capacitor 2 is performed by opening the corresponding part of a cover film 14 covering the LSI chip 1. The LSI chip 1 is loaded on a ceramic board.

Data supplied from the esp@cenet database - 12

(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出版公開番号

特開平4-326565

(43)公開日 平成4年(1992)11月16日

(51) [nt.Cl.s		識別記号	庁内整理番号	۶ı	技術表示應所
H01L	25/00	В	7220 - 4 M		
	27/04	Α	8427 - 4M		
	27/10	301	8728 - 4M		

審査請求 未請求 請求項の数2(全 5 頁)


(21)出職番号	特顯平3-96017	(71)出職人 000004237
		日本電気株式会社
(22)出版日	平成3年(1991)4月26日	東京都港区芝五丁目 7 番 1 号
		(72)発明者 波邊 健
		東京都港区芝五丁目 7 番 1 号日本電気
		会社内
		(74)代理人 弁理士 内原 譬


(54) 【発明の名称】 半導体集積回路接置

(57)【要約】

【目的】しSIチップの内部回路の電源ノイズによる誤 動作を防止すると共に、LSIチップを搭載するセラミ ック基板の面積を小さくする。

【構成】しSIチップ1の内部回路に外部からの電源を 供給する電源配線12と接地電位を供給する接地配線1 3との間にチップコンデンサ2を接続する。チップコン デンサ2の接続は、LSIチップ1上を覆っているカバ 一模14の対応する部分を開口して行う。LSIチップ 1をセラミック基板に搭載する。





【特許請求の範囲】

【請求項1】 内部回路が形成されたしS【基板、この LS【基板上に形成され前記内部回路へ外部からの電源 を供給するための電源配線及びこの電源配線と接続する 電源用のパッド、並びに前記しSI基板上に形成され前 紀内部回路へ接地電位を供給するための接地配練及びこ の接地配線と接続する接地用のパッドを備えたLSIチ ップと、このLSIチップ上に設けられ第1及び第2の 電極を前記電源配線及び接地配線とそれぞれ対応して接 続するチップコンデンサとを有することを特徴とする半 10 導体集積回路装置。

【請求項2】 内部回路が形成されたしS【基板、この しSI基板上に形成され前紀内部回路へ外部からの電源 を供給するための電原配線及びこの電源配線と接続する 電源用のパッド、前記LS【基板上に形成され前記内部 回路へ接地電位を供給するための接地配線及びこの接地 配織と接続する接地用のパッド、並びに前配しS【基板 上に形成され前記電源配線及び接地配線とそれぞれ対応 して接続する第1及び第2のコンデンサ接続用のパッド れ第1及び第2の電極を前記第1及び第2のコンデンサ 接続用のパッドとそれぞれ対応して接続するチップコン デンサとを有することを特徴とする半導体集積回路装 **3**.

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路装置に関 し、特にLSIチップの内部回路への電源ノイズを低減 する機能を備えた半導体集積回路装置に関する。

[0002]

35 ·

【従来の技術】近年、コンピュータの性能はますます高 速度のものが要求されて来ており、そのため、電子回路 は高速度、高集積度のLS[チップ、及びLS[チップ を高密度に実装したフラットパッケージ型の半導体集積 回路装置が実現するに至っている。

【0003】LS【チップは高速論理回路構成となって いるため、これら回路の動作時にLSIチップの供給電 源系にノイズが誘発され、内部回路に誤動作が発生しや すい。この電源ノイズを吸収、低減し、誤動作を防止す ク基板上のLSIチップ近傍にコンデンサを搭載して実 現していた。従来のこの種の半導体集積回路装置の一例 を図5及び図6に示す。

【0004】セラミック基板3は、周辺に設けられリー ド4を介して外部回路と接続するための複数の電振31 と、LS【搭載部36と、このLS【搭載部36に設け られLSIチップの各電極とそれぞれ対応して接続する ための複数のパッド33と、これらパッド33と対応す る電極31とを接続する配練34及びスルーホール35

2 接地配装とスルーホール35を介して接続するパッド3 2とを備えた構造となっている。

【0005】このセラミック基板3のLSI搭載部36 にLS【チップ】 dを搭載因着し、LS【チップ】 dの 各パッド15とLSI搭載部36に設けられた各パッド 33とをポンディング線6によりそれぞれ対応して接続 し、LSI搭載部36にキャップ7を被せ封止する。

【0006】また電源配線及び接地配線と接続するパッ ド32には、チップコンデンサ5a、5bを接続する。 このチップコンデンサ5a、5bにより、LSIチップ 1 dの内部回路に誘発される電源ノイズを吸収、低減 し、内部回路の製動作を防止する構成となっていた。 [0007]

【発明が解決しようとする課題】この従来の半導体集積 回路装置では、電源ノイズを吸収、低減し内部回路の製 動作を防止するためのチップコンデンサ5a、5bを、 セラミック基板3上に搭載した構造となっているので、 LSIチップ1d内の電源配線及び接地配線とチップコ ンデンサ5 a、5 bの距離が長くなるために電源ノイズ を備えたLSIチップと、このLSIチップ上に設けら 20 の吸収。低減効果が充分得られないという問題点があっ た。また、セラミック基板3のサイズがチップコンデン サ5a、5bを搭載する分だけ大きくなるという欠点が あった。

> 【0008】本発明の目的は、電源ノイズの吸収、低減 効果が十分得られて誤動作の発生を確実に防止し、しか もセラミック基板のサイズを小さくすることができる半 導体集積回路装置を提供することにある。

[0009]

【課題を解決するための手段】第1の発明の半導体集積 回路装置は、内部回路が形成されたLS【基板、このL SI基板上に形成され前記内部回路へ外部からの電源を 供給するための電源配線及びこの電源配線と接続する電 **運用のパッド、並びに前記LS【基板上に形成され前記** 内部回路へ接地電位を供給するための接地配線及びこの 接地配線と接続する接地用のパッドを備えたしSIチッ プと、このLSIチップ上に設けられ第1及び第2の電 極を前記電源配線及び接地配線とそれぞれ対応して接続 するチップコンデンサとを育している。

【0010】第2の発明の半導体集積回路装置は、内部 る方法として、LSIチップが搭載されているセラミッ 40 回路が形成されたLSI基板、このLSI基板上に形成 され前記内部回路へ外部からの電源を供給するための電 還配装及びこの電流配装と接続する電源用のパッド、前 記しS【基板上に形成され前記内部回路へ接地電位を供 給するための接地配線及びこの接地配線と接続する接地 用のパッド、並びに前記しSI基板上に形成され前記電 源配線及び接地配線とそれぞれ対応して接続する第1及 び第2のコンデンサ接続用のパッドを備えたLSIチッ プと、このLSIチップ上に設けられ第1及び第2の電 権を前記第1及び第2のコンデンサ接続用のパッドとそ と、配練34のうちの特定の配線、例えば電源配線及び 30 れぞれ対応して接続するチップコンデンサとを有してい

る.

[0011]

【実施例】次に本発明の実施例について図面を参照して

3

【0012】図l(a),(b)はそれぞれ第1の発明 の第1の実施例の、チップコンデンサを搭載したLSI チップの平面図及び断面図である。

【0013】この実施例は、内部回路が形成されたLS 【基板 1 1、このLS 【基板 L 1 上に形成され前記内部 回路へ電源を供給するための電源配練12及びこの電源 10 記載12と接続する電源用のパッド15a、並びにLS [基板]]上に形成され前記内部回路へ接地電位を供給 するための接地配線13及びこの接地配線13と接続す る接地用のパッド15bを備えたLSIチップ1上に、 第1及び第2の電極を直接電源配練12及び接地配練1 3とそれぞれ対応して接続するチップコンデンサ2を設 けた構造となっている。

【0014】なお、LSIチップ1には、上述のほか、 信号線用のパッド15が含まれており、電原配線12及 る部分、パッド15、15a、15bの部分が露出する ように、上面を覆ってポリイミド等によるカバー膜14 が形成されている。

【0015】このチップコンデンサ2を搭載したLS【 チップ1は、図5、図6に示された従来の半導体集検回 路装置と同様の方法でセラミック基板に搭載される。

【0016】この際、電源ノイズを吸収、低減するため のコンデンサは、本発明においては、チップコンデンサ 2としてし51チップ1上に搭載されているので、従来 ミック基板の面積を小さくすることができる。また、チ ップコンデンサ2がLSIチップ1の内部回路に最も近 接して設けられるので、電源ノイズの吸収、低減効果を 最大にすることができ、内部回路の誤動作を確実に防止 することができる。

【0017】図2 (a), (b) はそれぞれ第1の発明 の第2の実施例の、チップコンデンサを搭載したLSI チップの平面図及び新面図である。

【0018】この実施例のLSIチップlaには、電源 配練12a、12b及び接地配練13a、13bが2つ 40 の層に形成されており、これら各層の電源配線-接地配 機(12a-13a)。(12b-13b)間にチップ コンデンサ2 a. 2 bがそれぞれ対応して接続されてい

【0019】この実施例も第1の実施例と同様の効果が ある。

【0020】図3は第2の発明の第1の実施例の、チッ プコンデンサを搭載したLSIチップの斜視図である。

【0021】この実施例は、内部回路が形成されたLS 【基板11b、このLSI基板11b上に形成され前記 50 2、2a~2【

内部回路へ外部からの電源を供給するための電源配装し 2 c 及びこの電源配練12cと接続する電源用のパッド 15e、LSI基板llb上に形成され前配内部回路へ 接地量位を供給するための接地配線13c及びこの接地 配練13cと接続する接地用のパッド15~、並びにL S!基板11b上に形成され電源配練12c接地配練1 3 c とそれぞれ対応して接続する第1及び第2のコンデ ンサ接続用のパッド15g、15hを備えたLSIチッ プ1 b上に、第1及び第2の電極を第1及び第2のコン デンサ接続用のパッド15g、15hとそれぞれ対応し て接続するチップコンデンサ2cを設けた構造となって いる。なお、カバー膜は省略してある。

【0022】この実施例においては、第1の発明と同様 の効果があるほか、チップコンデンサ2cの搭載位置を 任意に選定できるという利点がある。

【0023】図4は第2の発明の第2の実施例の、チッ プコンデンサを搭載したLSIチップの斜視図である。

【0024】この実施例のLSIチップ1cには、外部 からの電源が3系統に分割されて供給されており、これ び接地配線13上のチップコデンサ2の各電極を接続す 30 ら3系統の各電源配線-接地配線間にそれぞれ対応して チップコンデンサ2d.2e.2fを設けたものであ

> 【0025】この実施例においても図3に示された実施 例と同様の効果及び利点がある。

[0026]

【発明の効果】以上説明したように本発明は、LSIチ ップ上の電源配線及び接地配線間に、直接またはパッド を介してチップコンデンサを接続する構造とすることに より、このLSLチップを搭載するセラミック島板に電 例のようにセラミック基板上に設ける必要がなく、セラ 30 源ノイズを吸収、低減するためのコンデンサを設ける必 要がないのでセラミック基板の面積を小さくすることが でき、しかもこのコンデンサをしS【チップの内部回路 に最も近接して設けられるので、内部回路の誤動作を確 実に防止することができる効果がある。

【図面の簡単な説明】

【図1】第1の発明の第1の実施例の、チップコンデン サを搭載したLSIチップの平面図及び断面図である。

【図 2】第1の発明の第2の実施例の、チップコンデン サを搭載したLS[チップの平面図及び断面図である。

【図3】第2の発明の第1の実施例の、チップコンデン サを搭載したLSIチップの斜視図である。

【図 4】 第2の発明の第2の実施例の、チップコンデン サを搭載したLSIチップの斜模図である。

【図 5 】従来の半導体集積回路装置の一例を示す平面図 である。

【図6】図5に示された半導体集積回路装置の断面図で ある。

【符号の説明】

1. 1a~1d LSIチップ

チップコンデンサ

5



4 リード

5a, 5b チップコンデンサ

6 ポンディング線

7 キャップ

11. 11a~11c LS[基板

12.12a~12e 電源配装

13.13a~13d 接地配線

14,14a カバー膜

15. 15a~15k. 15m. 15n. 15p /t

ッド

16 絶縁膜

31 電視

32. 33 パッド


34 配線


35 スルーホール


36 LSI搭載部


[22]

[2 2]









[図4]

[四6]

